반도체 공정비용 절반 이하로 줄인다…생기원·서울대 기술 개발

반도체 공정비용 절반 이하로 줄인다…생기원·서울대 기술 개발

"잉크젯 프린팅으로 CMOS회로 찍어내듯 생산"

(천안=연합뉴스) 박주영 기자 = 한국생산기술연구원 김혁 박사와 서울대 이창희 교수 공동 연구팀은 반도체 공정 비용을 절반으로 줄일 수 있는 핵심기술을 개발했다고 13일 밝혔다.







전통적인 반도체 공정에는 시모스(CMOS·상보성 금속 산화막 반도체) 회로가 사용되는데, 회로 제작을 위해 n형 반도체와 p형 반도체를 모두 필요로 한다.

n형과 p형 반도체는 특성이 달라 서로 다른 기판에 성형해야 하기 때문에 공정 횟수가 증가하는 것은 물론 패터닝이 어려워 제작 비용이 많이 드는 한계가 있다.

연구팀은 현재 스마트폰이나 TV 등에 쓰이는 무기반도체 대신 양극성 물질인 유기반도체를 이용해 이런 문제점을 해결했다.

유기반도체는 n형과 p형 반도체 양쪽 모두에 사용될 수 있어, 복잡한 전자소자를 하나의 물질로 만들어 공정비용을 획기적으로 줄일 수 있다.

기존에는 유기반도체의 극성을 조절하는 것은 특정 시스템에서만 가능해 대면적 생산이 어려웠는데, 연구팀은 유기반도체 공정에 잉크젯 프린팅 공정을 도입해 찍어내듯 CMOS 회로를 생산하는 데 성공했다.

전하 주입량을 제어해 반도체 내부의 전하 농도를 조절, 유기반도체의 극성을 자유자재로 변화시킴으로써 다양한 시스템에 적용할 수 있다고 연구팀은 설명했다.

생기원 김혁 박사는 "자율주행차, 인공지능, 사물인터넷 등의 발달로 반도체 수요가 늘고 있다"며 "이번 기술 개발로 차세대 반도체로 주목받고 있는 유기반도체의 활용도를 높일 수 있을 것"이라고 말했다.

이번 연구는 한국연구재단 중견연구지원사업과 산업통상자원부 산업핵심기술개발사업의 지원을 받았다. 연구 결과는 국제 학술지 '사이언티픽 리포츠'(Scientific Reports) 전날 자 온라인판에 실렸다.

[e-mail]







<저작권자(c) 연합뉴스, 무단 전재-재배포 금지>